【www.shanpow.com--数字歇后语】
与非门逻辑图篇(一):数字电路 如何用与非门实现 与门 或门 或非门 并画出逻辑原理图
数字电路 如何用与非门实现 与门 或门 或非门 并画出逻辑原理图
数字电路 如何用与非门实现 与门 或门 或非门
并画出逻辑原理图
r
你可以先分别将与门、或门、或非门化解成只含与非门的式子，再画逻辑图就比较简单了，好了不多说，上图，不采纳就对不起我了
10分享到：
请微博专家鉴定检举
相关问题
数电题目中经常出现使用最少的与非门或者或非门实现逻辑电路...2016.03.13
在数字电路中,,非门,反向器,与门,与非门,或门,或非门输入端的圆...2016.04.29
数字电路的与或非门有很多种,为什么常用与非门,如74LS00,而...2013.08.23
数字电路,两输入与非门 和 两输入或非门的特点是?2013.09.11
查看更多关于什么是与门电路？或门电路？非门电路？的问题 >>
相关搜索
与门或门非门电路图 与门或门非门电路 什么是与门或门非门 与门或门非门 与门或门非门符号 mc与门或门非门 与门和或门的区别 与门 或门
与非门逻辑图篇(二):TTL逻辑门电路(反相器,与非门)的结构及工作原理
影响BJT开关速度的原因是BJT存储电荷，电荷的存储和消散需要一定的时间。当考虑负载电容对基本反相器的影响时，电路如图4.4.1所示。CL中包含门电路之间的接线电容以及门电路的输入电容。当反相器输出电压vo由低向高过渡时，电路由VCC通过RC对CL充电。反之，当v0由高向低过渡时，CL又将通过BJT放电。由于CL的充、放电过程均需经过一定的时间，因而增加了输出电压v0波形的上升时间和下降时间。特别是CL充电回路的时间常数RcCL较大时，v0上升较慢，即增加了上升时间。这使得反相器的开关速度很慢。
图 4.4.1 带负载电容CL的BJT反相器 TTL反相器的基本电路 带电阻负载的BJT反相器，其动态性能不理想。因而，在保持逻辑功能不变的前提下，可以另外加若干元器件以改善其动态性能，如减少由于BJT基区电荷存储效应和负载电容所引起的时延。这需改变反相器输入电路和输出电路的结构，以形成TTL反相器的基本电路。图4.4.2表示TTL反相器的基本电路，该电路由三部分组成，即BJTT1组成电路的输入级，T3、T4和二极管D组成输出级，以及由T2组成的中间级作为输出级的驱动电路，将T2的单端输入信号V12转换为互补的双端输出信号。以驱动T3和T4。
图 4.4.2 TTL反相器的基本电路TTL反相器的工作原理(1)当输入为高电平，如vI=3.6V时，电源VCC通过Rb1和T1的集电结向T2、T3提供基极电流，使T2、T3饱和，输出为低电平，vo＝0.2V。此时VB1=VBC1+VBE2+VBE3=(0.7+0.7+0.7)V=2.1V 显然，这时T1的发射结处于反向偏置，而集电结处于正向偏置。所以T1处于发射结和集电结倒置使用的放大状态。由于T2和T3饱和，输出VC3=0.2V，同时可估算出VC2的值：VC2=VCES2+VB3=(0.2+0.7)V=0.9V 此时，VB4=VC2=0.9V。作用于T4的发射结和二极管D的串联支路的电压为VC2-VO=(0.9-0.2)V=0.7V，显 然，T4和D均截止，实现了反相器的逻辑关系：输入为高电平时，输出为低电平。(2)当输入为低电平，vI=0.2V时，T1的发射结导通，其基极电压等于输入低电压加上发射结正向压降，即VB1=(0.2+0.7)V=0.9V 此时VB1作用于T1的集点结和T2、T3的发射结上，所以T2、T3都截止，输出为高电平。由于T2截止，VCC通过RC2向T4提供基极电流，致使T4和D导通，其电流流入负载。输出电压为vO≈VCC-VBE4-VD=(5-0.7-0.7)V=3.6V 显然：输入为低电平时，输出为高电平。2. 采用输入级以提高工作速度当TTL反相器输入电压由高（3.6V）变低（0.2V）的瞬间，VB1＝(0.2+0.7)V＝0.9V。但由于T2、T3原来是饱和的，它们的基区存储电荷还来不及消散，在此瞬间，T2、T3的发射结仍处于正向偏置，T1的集电极电压为VC1=VBE2+VBE3=(0.7+0.7)V=1.4V 此时，T1的集电结为反向偏置，因输入为低电平时，T1的发射结为正向偏置，于是T1工作在放大区，这时产生基极电流iB1，其射极电流β1iB1流入低电平的输入端。集电极电流iC2≈β1iB1的方向是从T2的基极流向T1的集电极，它很快地从T2的基区抽走多余的存储电荷，使T2迅速地脱离饱和而进入截止状态。T2的迅速截止导致T4立刻导通，相当于T3的负载是个很小的电阻，使T3的集电极电流加大，多余的存储电荷迅速从集电极消散而达到截止，从而加速了状态转换。3. 采用推拉式输出级以提高开关速度和带负载能力图4.4.2采用了由T3、T4组成推拉式输出级。其中T4组成电压跟随器，T3为共射极电路，作为T4的射极负载。这种输出级的优点是，既能提高开关速度，又能提高带负载能力。TTL与非门电路 图4.4.2所示的基本TTL反相器不难改变成为多输入端的与非门。它的主要特点是在电路的输入端采用了多发射极的BJT。器件中的每一个发射极能各自独立地形成正向偏置的发射结，并可促使BJT进入放大或饱和区。两个或多个发射极可以并联地构成一大面积的组合发射极。图4.4.3(a)说明采用多发射极BJT用作3输入端TTL与非门的输入器件。当任一输入端为低电平时，T1的发射结将正向偏置而导通，T2将截止。结果将导致输出为高电平。只有当全部输入端为高电平时，T1将转入倒置放大状态，T2和T3均饱和，输出为低电平。图4.4.3(b)为3输入端TLL与非门的逻辑符号。
图 4.4.3具有多发射级BJT的3输入端与非门电路(a)电路图(b)逻辑符号
与非门逻辑图篇(三):什么是三态门? 三态逻辑与非门电路以及三态门电路
什么是三态门?
三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路 高阻态相当于隔断状态。 三态门都有一个EN控制使能端，来控制门电路的通断。 可以具备这三种状态的器件就叫做三态(门,总线,......). 举例来说： 内存里面的一个存储单元，读写控制线处于低电位时，存储单元被打开，可以向里面写入；当处于高电位时，可以读出，但是不读不写，就要用高电阻态，既不是＋5v，也不是0v 计算机里面用 1和0表示是，非两种逻辑，但是，有时候，这是不够的， 比如说，他不够富有 但是他也不一定穷啊，她不漂亮，但也不一定丑啊， 处于这两个极端的中间，就用那个既不是＋ 也不是―的中间态表示， 叫做高阻态。 高电平,低电平可以由内部电路拉高和拉低。而高阻态时引脚对地电阻无穷,此时读引脚电平时可以读到真实的电平值. 高阻态的重要作用就是I/O(输入/输出)口在输入时读入外部电平用.
1. 三态门的特点三态输出门又称三态电路。它与一般门电路不同，它的输出端除了出现高电平、低电平外，还可以出现第三个状态，即高阻态，亦称禁止态，但并不是3个逻辑值电路。 2. 三态逻辑与非门三态逻辑与非门如图Z1123所示。这个电路实际上是由两个与非门加上一个二极管D2组成。虚线右半部分是一个带有源泄放电路的与非门，称为数据传输部分，T5管的uI1、uI2称为数据输入端。而虚线左半部分是状态控制部分，它是个非门，它的输入端C称为控制端，或称许可输入端、使能端。
当C端接低电平时，T4输出一个高电平给T5 ，使虚线右半部分处于工作状态，这样，电路将按与非关系把uI1， uI2接受到的信号传送到输出端， 使uo或为高电平，或为低电平。当C端接高电平时，T4输出低电平给T5，使 T6、T7、T10 截止。另一方面，通过D2把T8的基极电位钳在1v左右，使T9截止。由于T9、T10均截止，从输出端u0看进去，电路处于高阻状态。三态逻辑与非门的逻辑符号如图Z1124所示。其中（a）图表示C端为高电平时为工作状态，称为高有效三态与非门。（b）图表示C端为低电平时的工作状态，称为低有效三态与非门。在使用时应注意区分。
三态与非门的最重要的用途就是可向一条导线上轮流传送几组不同的数据和控制信号，如图Z1125所示，这种方式在计算机中被广泛采用。但需要指出，为了保证接在同一条总线上的许多三态门能正常工作，一个必要条件是，任何时间里最多只有一个门处于工作状态，否则就有可能发生几个门同时处于工作状态，而使输出状态不正常的现象。
三态输出门电路（TS（Three-state output Gate）门）
上图为三态门输出门电路的原理图。在图中，如果将虚线方框内的两个反相器和一个二极管剪掉，剩下的部分就是典型的TTL与非门电路。
所谓三态是指输出端而言。普通的TTL与非门其输出极的两个晶体管T4、T5始终保持一个导通，另一个截止的推拉状态。T4导通，T5截止，输出高电平Y=1；T4截止，T5导通，输出低电平，Y=0。三态门除了上述两种状态外，又出现了T4、T5同时截止的第三种状态。因为晶体管截止时c、e之间是无穷大阻抗，输出端Y对地、对电源（vcc）阻抗无穷大。因此这第三种状态也称高阻状态。
现对三种状态进行分析：
控制信号可在EN处加入，也可在处加入：
EN＝0，＝1，则C=0，vB1=0.9V，vc2＝0.9V
vB4＝vc2＝0.9V，T4截止（T4导通的电位vB4>1.4V）
vB1=0.9V，T5截止，输出端Y为高阻状态。
EN＝1，＝0，C=1，对与非门另两个A、B输入端无影响，为正常的与非门电路。
当A＝B＝1，则T2、T5导通，vc2＝1.0V（前已分析）。二极管D处于反相截止状态（因为其阳极电压vc2＝1.0V，小于阴极C点电位vIH=3.4V），在电路中不起作用。
若A、B中有一个为0，则T2、T5截止，由于vc2＝vIH＋0.7＝4.1V，足够保证T4导通。
即当EN＝1（＝0），二极管D在电路中不起作用，电路保持完整的与非门逻辑功能。
三态门逻辑符号如下：
EN＝1， ＝0，
EN＝0， Y为高阻状态 ＝1，Y为高阻状态
常用逻辑门电路符号：
与门 与非门 非门（反相器）
或门 或非门 与或非门
Y=
OC与非门 三态与非门
（外接集电极电 C=1， ＝0，
阻后） C=0，高阻 ＝1，高阻
C=1，Y=A ＝0，Y=A
C=0，Y高阻 ＝1，Y高阻
C=1， ＝0，
C=0，Y高阻 ＝1，Y高阻
例题1：试确定下列各TTL门电路的输出Yi（i=1,……16）
确定左边表格中Y16的值。A、B、C三个控制变量能否取000，001，010，100四种组合？
例题2：试画出Y1、Y2 、Y3 、Y4的波形。A、B的波形如下图所示：
请读者自行画出Y3 、Y4的波形。要求在半分钟（30秒钟）内完成。
三态门电路
